首页
191问答库
>
Verilog如果在always和if中实现延时周期
Verilog如果在always和if中实现延时周期
2025-04-23 23:44:46
推荐回答（1个）
回答1：
#延时都不可以综合的。不用想这种心思。
可以根据的clk周期是多少，把if中的条件用clk打拍数。
相关问答
最新问答
从淞南到国和路688号坐什么公交车
医生我得宫颈糜烂，会影响以后的生育吗？
三星S4 i959的手机总是自动重启
我的笔记本电脑键盘驱动正常，但是不能用，打不了字是怎么回事啊
茗润堂是不是传销组织
现任交通部部长是谁
皮肤接触到梅毒患者的尿液会传染上梅毒吗
为什么我设置的闹钟会没有声音的
love live游戏怎么从国服转成日服
三星glaxy note4怎么转发短信息
