首页
191问答库
>
用verilog写的程序，有两个模块，输出都连接到一个ram的输入端。这样会不会综合过不去，报多源呢
用verilog写的程序，有两个模块，输出都连接到一个ram的输入端。这样会不会综合过不去，报多源呢
2025-05-15 13:21:21
推荐回答（1个）
回答1：
直连肯定不行，需要自己写仲裁模块
相关问答
最新问答
荆门到沙洋的收费站不是撤销了吗？？今年怎么又在建
三国群英传手游没有缘分的副将有用么
海贼王和之国篇的最大缺陷是什么?
墨鱼是发奶的吗
关于心理的问题。
广州奥莱商务服务有限公司怎么样？
中山市东凤镇金彩电子厂英文怎样翻译
这些数学题希望大神能帮忙做一下，急求！！！！
dota2游戏时动鼠标就卡，fps骤降，鼠标不动能维持在50帧，动鼠标就马上降低到十几帧，怎么回事
怎么样可以买到中意的房子，买房之前需要做什么工作先？
