首页
191问答库
>
Verilog如果在always和if中实现延时周期
Verilog如果在always和if中实现延时周期
2025-04-23 23:44:46
推荐回答（1个）
回答1：
#延时都不可以综合的。不用想这种心思。
可以根据的clk周期是多少，把if中的条件用clk打拍数。
相关问答
最新问答
北京市正和装饰工程公司怎么样？
女性性病图片是什么样子
石家庄宠安生物科技有限公司怎么样？
oppoR17我已经下载了视频美颜专用相机，在微信视频时怎么用？
我是陕西周至县文科考生成绩508分能进西安文理学院吗?
关于小恩的羁绊礼装，小恩真的那么黑吗
08款桑塔纳有启动继电器吗
初中毕业后在永州有哪些好的技校
宁夏文厦农牧业有限公司怎么样？
昨天银行卡还有200元，今天早上没有了，短信显示pos消费200是什么原因
