首页
191问答库
>
一个fpga中pll的问题
一个fpga中pll的问题
2025-05-17 03:00:58
推荐回答（1个）
回答1：
时钟都要从专用时钟管脚输入，不要用普通IO口，否则时序报警。而且在调用像PLL核时，更加要求从专用管脚输入。
如果不是，像一般的设计（比较低速点的），可以从IO口输入，这种是对时序要求不高的情况。
相关问答
最新问答
海尔空调制热效果差 怎么办 请高手指点
人生道理
上海筑启电子科技有限公司怎么样？
小明比小华大2岁，4年前他们的年龄和是18岁。小明今年几岁？
请问一下各位，我昨天在去哪儿网买了一张首尔飞南京的往返机票，但是返程从上海转的时候中间只有1小时5
河南伟铭实业有限公司怎么样？
淮安光华教育咨询有限公司怎么样？
四川鸿进达安全技术服务有限公司怎么样？
金毛的问题50分！！！！
VB里面，&符号是啥意思啊，代表啥啊
