在你的VHDL编辑界面的左上角部分有个ENTITY选中里面的你的文件的名称，右键点击，选择列表第二项locate，接着选择locate in rtl viewer在成功后即可看到原理图~~~~这个是在quartus 中编写vhdl代码时从vhdl语言转换成原理图的方法
