首页
191问答库
>
EDA原理图生成VHDL语言
EDA原理图生成VHDL语言
2025-05-15 12:46:26
推荐回答（2个）
回答1：
我记得是应该可以的，如Quartus里面有相应的选项的。
回答2：
不行的
有的话你告诉我
我了解到 是只有dsp buider可以把matlab的转化 vhdl
相关问答
最新问答
家里用的小区光纤，从昨天下午开始就经常断网
dnf心悦侯爵怎么领
上学的路程一定,小云步行上学的平均速度和所用时间成什么比例?写出判断理由。长方体的体积一定，它的底面
2020年春节后开始上班了吗？
上海双眼皮那儿做的好？百度文库里也没什么好的解释
从乌石村到广州火车站行什车
深圳市凯丰盈科技有限公司怎么样？
在哪里可以下载到颜首平的京胡演奏会和张火丁的京剧演唱会？要可以下载下来的。
这个酒多少钱一瓶
深圳市众利诚光电科技有限公司怎么样？
